## SEMICONDUCTOR DEVICE

Publication number: JP2002231947

Publication date:

2002-08-16

Inventor:

ASANO KATSUNORI; SUGAWARA YOSHITAKA; TAKAYAMA DAISUKE

Applicant:

KANSAI ELECTRIC POWER CO

Classification:

- international:

H01L29/78; H01L29/66; (IPC1-7): H01L29/78; H01L21/336

- european:

H01L29/78C; H01L29/78E2 Application number: JP20010029573 20010206 Priority number(s): JP20010029573 20010206


Also published as:

WO02063696 (A

Report a data error hi

## Abstract of JP2002231947

PROBLEM TO BE SOLVED: To prevent a high electric field from being applied to the gate insulating film between a buried gate contact region and a MOS gate electrode, in a field-effect transistor which has a buried contact region. SOLUTION: The gate insulating film is made thicker in the vicinity of the buried gate contact region, and the MOS gate electrode and the buried contact region are separated from each other.



Data supplied from the esp@cenet database - Worldwide

## (19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

特開2002-231947A) (P2002-231947A) (43)公開日 平成14年8月16日(2002.8.16)


(51)Int. Cl. 7		識別記号			FI		テーマコード(参考)			
H 0 1 L	29/78	6 5	3		H 0 1 L	29/78	653	C		
		6 5	2		,		652	K		
							652	T		
		6 5	5				655	Α		
	21/336						658	A		
	審査請求	有	請求項の数17	OL			(全1	2頁)	·	
(21)出願番号	特願	2001-29573(P2001-29573)			(71)出願人	0001569	938			
(==/ших/ш з	1122						関西電力株式会社			
(22)出願日	平成13年2月6日(2001.2.6)						大阪府大阪市北区中之島3丁目3番22号			
					(72)発明者					
	•			Î		大阪市:	北区中之	島3丁目3番22号	関西電力	
	•					株式会	社内			
					(72)発明者	菅原 .	良孝			
						大阪市:	北区中之	島3丁目3番22号	関西電力	
						株式会	社内			
					(72)発明者	▲高▼	山 大輔			
	•					大阪市:	北区中之人	島3丁目3番22号	関西電力	
						株式会	社内			
					(74)代理人	1000629	926			
						弁理士	東島	隆治		

## (54) 【発明の名称】半導体装置

## (57)【要約】

【課題】 埋込ゲートコンタクト領域を有する電界効果トランジスタにおいて、埋込ゲートコンタクト領域とMOSゲート電極との間のゲート絶縁膜に高電界が印加されるのを防止する。

【解決手段】 ゲート絶縁膜の膜厚を埋込ゲートコンタクト領域近傍において厚くし、MOSゲート電極と埋込ゲートコンタクト領域の間を離す。



#### 【特許請求の範囲】

【請求項1】 外部への電子流の流出層として働く半導体層に形成した低不純物濃度の第1の導電型のドリフト層。

前記ドリフト層の一方の端部領域に形成した第2の導電型の第1の埋込ゲート領域、

前記ドリフト層の他方の端部領域に、前記第1の埋込ゲート領域との間に所定の間隔を保って形成した第2の導 電型の第2の埋込ゲート領域、

前記第1の埋込ゲート領域、前記第2の埋込ゲート領域 10 及び前記第1の埋込ゲート領域と第2の埋込ゲート領域 との間のドリフト層に接するように形成した第1の導電 型のチャネル領域、

前記チャネル領域の一方の端部に形成した第1の導電型 の、外部からの電子流の流入領域、

前記電子流の流入領域に接するように設けた電極、

前記第2の埋込ゲート領域に接するように設けた埋込ゲート電極、

前記電子流の流入領域、チャネル領域及び第2の埋込ゲート領域に形成したゲート絶縁膜、及び前記ゲート絶縁膜を介して前記チャネル領域に対向し、前記第2のゲート領域に近い方の端部が前記第2のゲート領域から離れるように設けたゲート電極を有する半導体装置。

【請求項2】 前記ゲート絶縁膜は、前記電子の流入領域及び第2の埋込ゲート領域の少なくとも一方の近傍の厚さが他の部分より厚くなされていることを特徴とする請求項1記載の半導体装置。

【請求項3】 前記ゲート絶縁膜が、前記第2の埋込ゲート領域の上では他の部分より厚くなされていることを特徴とする請求項1記載の半導体装置。

【請求項4】 前記第1の埋込ゲート領域と前記第2の 埋込ゲート領域との間に第2の導電型の領域を形成した ことを特徴とする請求項1記載の半導体装置。

【請求項5】 外部への電子流の流出層として働く半導体層に形成した低不純物濃度の第1の導電型のドリフト層、

前記ドリフト層の一方の端部領域に形成した第2の導電型の埋込ゲート領域、

前記ドリフト層の他方の端部領域に、前記埋込ゲート領域との間に所定の間隔を保って形成した第2の導電型の埋込ゲートコンタクト領域、

前記埋込ゲート領域、前記埋込ゲートコンタクト領域及 び前記埋込ゲート領域と埋込ゲートコンタクト領域との 間のドリフト層に接するように形成した第1の導電型の チャネル領域、

前記チャネル領域の一方の端部に形成した第1の導電型 の、外部からの電子流の流入領域、

前記電子流の流入領域に接するように設けた電極、

前記チャネル領域の他方の端部において、前記埋込ゲートコンタクト領域に接するように形成した第2の導電型

のゲートコンタクト領域、

前記ゲートコンタクト領域に接するように設けた埋込ゲート電極、

前記電子流の流入領域、チャネル領域及びゲートコンタクト領域に形成したゲート絶縁膜、及び前記ゲート絶縁膜を介して前記チャネル領域に対向し、前記ゲートコンタクト領域に近い方の端部がゲートコンタクト領域から離れるように設けたゲート電極を有する半導体装置。

【請求項6】 電子の流入領域がソース領域であり、電子の流出層がドレイン層である請求項1又は5記載の半導体装置。

【請求項7】 電子の流入領域がエミッタ領域であり、電子の流出層がコレクタ層である請求項1又は5記載の 半導体装置。

【請求項8】 ドレイン層として働く第1の導電型の半 導体層に形成した低不純物濃度の第1の導電型のドリフ ト層、

前記ドリフト層の一方の端部領域に形成した第2の導電型の埋込ゲート領域、

前記ドリフト層の他方の端部領域に、前記埋込ゲート領域と所定の間隔を保って形成した第2の導電型の埋込ゲートコンタクト領域、

前記埋込ゲート領域、前記埋込ゲートコンタクト領域及 び前記埋込ゲート領域と埋込ゲートコンタクト領域との 間のドリフト層に接するように形成した第1の導電型の チャネル領域、

前記チャネル領域の一方の端部に形成した第1の導電型 のソース領域、

前記ソース領域に接するように設けたソース電極、

0 前記チャネル領域の他方の端部において、前記埋込ゲートコンタクト領域に接するように形成した第2の導電型のゲートコンタクト領域、

前記ゲートコンタクト領域に接するように設けた埋込ゲート電極、

前記ソース領域、チャネル領域及びゲートコンタクト領域に形成したゲート絶縁膜、及び前記ゲート絶縁膜を介して前記チャネル領域に対向し、ゲートコンタクト領域に近い方の端部がゲートコンタクト領域から離れるように設けたゲート電極を有する半導体装置。

40 【請求項9】 前記ゲート絶縁膜は、前記電子の流入領域及びゲートコンタクト領域の少なくとも一方の近傍の厚さが他の部分より厚くなされていることを特徴とする請求項5記載の半導体装置。

【請求項10】 前記ゲート絶縁膜は、前記ソース領域及びゲートコンタクト領域の少なくとも一方の近傍の厚さが他の部分より厚くなされていることを特徴とする請求項8記載の半導体装置。

【請求項11】 ドレイン層として働く第1の導電型の 半導体層の上に形成した低不純物濃度の第1の導電型の ドリフト層、

50

前記ドリフト層の一方の端部領域に形成した第2の導電型の埋込ゲート領域、

前記ドリフト層の他方の端部領域に、前記埋込ゲート領域と所定の間隔を保って形成した第2の導電型の埋込ゲートコンタクト領域、

前記埋込ゲート領域、前記埋込ゲートコンタクト領域及 び前記埋込ゲート領域と埋込ゲートコンタクト領域との 間のドリフト層に接するように設けた第1の導電型のチャネル領域、

前記チャネル領域の一方の端部に形成した第1の導電型 10 のソース領域、

前記ソース領域に接するように設けたソース電極、

前記ソース領域、チャネル領域及び埋込ゲートコンタク ト領域の上に形成されたゲート絶縁膜、

前記埋込ゲートコンタクト領域に接するように設けた埋 込ゲート電極、及び前記ゲート絶縁膜を介して前記チャネル領域に対向し、両端部がそれぞれソース領域とゲートコンタクト領域から離れるように設けたゲート電極を 有する半導体装置。

【請求項12】 前記ゲート絶縁膜が、前記埋込ゲートコンタクト領域の上では他の部分より厚くなされていることを特徴とする請求項5、8、又は9記載の半導体装置。

【請求項13】 前記ゲート電極が、前記埋込ゲートコンタクト領域及び前記埋込ゲート電極に接していることを特徴とする請求項11記載の半導体装置。

【請求項14】 前記埋込ゲートコンタクト領域は、前記チャネル領域の端部及び前記ドリフト層に接するように形成したことを特徴とする請求項11記載の半導体装置。

【請求項15】 コレクタ層として働く第2の導電型の 半導体層に形成した低不純物濃度の第1の導電型のドリ フト層、

前記ドリフト層の一方の端部領域に形成した第2の導電型の埋込ゲート領域、

前記ドリフト層の他方の端部領域に、前記埋込ゲート領域と所定の間隔を保って形成した第2の導電型の埋込ゲート領域、

前記埋込ゲート領域、前記埋込ゲートコンタクト領域の一部分、及び前記埋込ゲート領域と埋込ゲートコンタクト領域との間のドリフト層に接するように形成した第1の導電型のチャネル領域、

前記チャネル領域の一方の端部に形成した第1の導電型 のエミッタ領域、

前記エミッタ領域に接するように設けたエミッタ電極、 前記エミッタ領域、チャネル領域及び埋込ゲートコンタ クト領域の上に形成されたゲート絶縁膜、

前記埋込ゲートコンタクト領域に接するように設けた埋 込ゲート電極、及び前記ゲート絶縁膜を介して前記チャ ネル領域に対向するように設けたゲート電極を有する半 導体装置。

【請求項16】 前記ゲート絶縁膜が前記埋込ゲートコンタクト領域の上では他の部分より厚くなされていることを特徴とする請求項15記載の半導体装置。

【請求項17】 前記埋込ゲート領域と前記埋込ゲートコンタクト領域との間に第2の導電型の領域を形成したことを特徴とする請求項5、8、11又は15記載の半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は大電流を制御するパワー 半導体装置に係り、特に高耐電圧のパワー半導体装置に 関する。

[0002]

【従来の技術】高速スイッチング特性に優れ、高い入力 インピーダンスをもち、かつ入力損失が小さい電力用縦 型半導体装置として、例えば電界効果トランジスタが知 られている。最近では、優れた高耐電圧特性を有する炭 化珪素 (SiC) の単結晶材料を使用する電界効果トラ ンジスタが試作されている。その一例として、ISPSD'2 000予稿集の105ページから108ページに、SiCを用い たSIAFET(Static induction Injected Accumulat ed FET)が記載されている。図8にこのSIAFETの 1個のセグメントの断面図を示す。セグメントは紙面に 垂直な方向に長い帯状であり、通常このセグメントが左 右に複数個連結されている。図8において、n型の炭化 珪素の半導体基板(SiC基板)101上にエピタキシ ャル法でn型のドリフト層102を形成する。ドリフト 層102の図において左側の約2分の1の領域にアルミ ニウムやホウ素等のイオンを注入することによりp型の 埋込ゲート領域105を形成し、右側の一部分にp型の 埋込ゲートコンタクト領域106を形成している。埋込 ゲート領域105、埋込ゲートコンタクト領域106及 び両者の間のドリフト層102の上にn型のチャンネル 領域103をエピキシャル法で形成する。このSIAF ETがオンのとき電流はチャネル領域103を流れる。 【0003】チャネル領域103の左端部領域に窒素な どのイオンを注入することによりn型ソース領域104 を形成する。p型の埋込ゲート領域105は図示を省略 した接続体によりp型埋込ゲートコンタクト領域106 に接続されている。埋込ゲートコンタクト領域106に 接してp型のゲートコンタクト領域107が形成され、 ゲートコンタクト領域107に埋込ゲート電極109を 設けている。ソース領域104、チャネル領域103、 ゲートコンタクト領域107の上に絶縁物の薄い膜でゲ ート絶縁膜110を形成し、その上にMOSゲート電極 108を設けている。ソース電極112を基準(0電 圧)にし、MOSゲート電極108に正の電圧を印加す ると、チャネル領域103内のゲート絶縁膜110近傍 に電子が蓄積され、電流通路が形成される。これにより 5

電子はソース領域104からチャネル領域103を通 り、ドリフト領域102を経てドレイン層101に流れ る。SIAFETでは、埋込ゲート領域105にpn接 合のビルトイン電圧以下の電圧(例えば+2.5V)を 印加しオンさせる。この時、チャネル領域103に広が っていた空乏層がチャネル領域103内の狭い範囲に縮 小するので、電流が流れるチャネルの幅が広くなり、M OSゲート電極108に印加する電圧が低くてもオン抵 抗は低い。また、埋込ゲート領域105にビルトイン電 圧以上の電圧を印加すると、p型の埋込ゲート領域10 5及び埋込ゲートコンタクト領域106及びゲートコン タクト領域107からチャネル領域103にホールが注 入される。これによりチャネル領域103に伝導度変調 が生じ、さらにオン抵抗を低減することができる。一 方、オフのときには、埋込ゲート電極109の電圧を零 にするか又は負の電圧を印加する。これにより、p型の 埋込ゲート領域105及び埋込ゲートコンタクト領域1 06と、ドリフト層102との接合から、ドレイン電極 111及びMOSゲート電極108に向かって空乏層が 広がり、チャネル領域103をピンチオフし電流を遮断 する。そして空乏層が電圧を分担する。

#### [0004]

【発明が解決しようとする課題】図8のSIAFETの ような、MOSゲート電極108と埋込ゲート電極10 9を有する半導体装置においては、リーク電流の低減を 図るために逆バイアス電圧を埋込ゲート電極109に印 加する。その結果、埋込ゲート電極109の近傍のMO Sゲート電極108とゲートコンタクト領域107との 間のゲート絶縁膜110の端部の円Aの部分の電界が高 くなり、ゲート絶縁膜110の信頼性が低下する。ま た、チャネル領域103をエピタキシャル成長法により 形成した後、イオン打込みによりゲートコンタクト領域 107を形成すると、イオン打込み時に発生する欠陥の 修復のために高温でアニールをする必要がある。高温で アニールすると、ゲート絶縁膜110とチャネル領域1 03との界面が荒れ、チャネル領域103を移動する電 子の移動し易さを表す移動度が小さくなり、オン抵抗が 大きくなる。

#### [0005]

【課題を解決するための手段】本発明の半導体装置は、外部への電子流の流出層として働く半導体層の上に形成した低不純物濃度の第1の導電型のドリフト層、前記ドリフト層の一方の端部領域に形成した第2の導電型

(P)の第1の埋込ゲート領域、前記ドリフト層の他方の端部領域に、前記第1の埋込ゲート領域との間に所定の間隔を保って形成した第2の導電型の第2の埋込ゲート領域、前記第1の埋込ゲート領域及び前記第1の埋込ゲート領域と第2の埋込ゲート領域との間のドリフト層に接するように形成した第1の導電型のチャネル領域、前記チャネル領域の一方の

端部に形成した第1の導電型の、外部からの電子流の流入領域、前記電子流の流入領域に接するように設けた電極、前記第2の埋込ゲート領域に接するように設けた埋込ゲート電極、前記電子流の流入領域、チャネル領域及び第2の埋込ゲート領域に形成したゲート絶縁膜、及び前記ゲート絶縁膜を介して前記チャネル領域に対向し、前記第2のゲート領域に近い方の端部が前記第2のゲート領域から離れるように設けたゲート電極を有する。本発明によれば、ゲート電極を、第2の埋込ゲート領域から離れるように形成したので、第2の埋込ゲート領域近傍のゲート絶縁膜に加わる電界は低い。従って絶縁膜が劣化することはない。

【0006】本発明の他の観点の半導体装置は、外部へ の電子流の流出層として働く半導体層の上に形成した低 不純物濃度の第1の導電型のドリフト層、前記ドリフト 層の一方の端部領域に形成した第2の導電型の埋込ゲー ト領域、前記ドリフト層の他方の端部領域に、前記埋込 ゲート領域との間に所定の間隔を保って形成した第2の 導電型の埋込ゲートコンタクト領域、前記埋込ゲート領 域、前記埋込ゲートコンタクト領域及び前記埋込ゲート 領域と埋込ゲートコンタクト領域との間のドリフト層に 接するように形成した第1の導電型のチャネル領域、前 記チャネル領域の一方の端部に形成した第1の導電型 の、外部からの電子流の流入領域、前記電子流の流入領 域に接するように設けた電極、前記チャネル領域の他方 の端部において、前記埋込ゲートコンタクト領域に接す るように形成した第2の導電型のゲートコンタクト領 域、前記ゲートコンタクト領域に接するように設けた埋 込ゲート電極、前記電子流の流入領域、チャネル領域及 30 びゲートコンタクト領域に形成したゲート絶縁膜、及び 前記ゲート絶縁膜を介して前記チャネル領域に対向し、 前記ゲートコンタクト領域に近い方の端部がゲートコン タクト領域から離れるように設けたゲート電極を有す る。本発明によれば、ゲート電極を、ゲートコンタクト 領域から離れるように形成したので、ゲートコンタクト 領域近傍のゲート絶縁膜に加わる電界は低い。従って絶 縁膜が劣化することはない。

【0007】本発明の他の観点の半導体装置は、ドレイン層として働く第1の導電型の半導体層の上に形成した低不純物濃度の第1の導電型のドリフト層、前記ドリフト層の一方の端部領域に形成した第2の導電型の埋込ゲート領域、前記ドリフト層の他方の端部領域に、前記埋込ゲート領域と所定の間隔を保って形成した第2の導電型の埋込ゲートコンタクト領域、前記埋込ゲート領域、前記埋込ゲートコンタクト領域とび前記埋込ゲート領域と埋込ゲートコンタクト領域との間のドリフト層に接するように形成した第1の導電型のチャネル領域、前記チャネル領域の他方の端部において、前記埋込極、前記チャネル領域の他方の端部において、前記埋込

ゲートコンタクト領域に接するように形成した第2の導 電型のゲートコンタクト領域、前記ゲートコンタクト領 域に接するように設けた埋込ゲート電極、前記ソース領 域、チャネル領域及びゲートコンタクト領域に形成した ゲート絶縁膜、及び前記ゲート絶縁膜を介して前記チャ ネル領域に対向し、ゲートコンタクト領域に近い方の端 部がゲートコンタクト領域から離れるように設けたゲー ト電極を有する。本発明によれば、ゲート電極を、ゲー トコンタクト領域から離れるように形成したので、ゲー い。従って絶縁膜が劣化することはない。

【0008】本発明の他の観点の半導体装置は、ドレイ ン層として働く第1の導電型の半導体層の上に形成した 低不純物濃度の第1の導電型のドリフト層、前記ドリフ ト層の一方の端部領域に形成した第2の導電型の埋込ゲ. · ート領域、前記ドリフト層の他方の端部領域に、前記埋 込ゲート領域と所定の間隔を保って形成した第2の導電 型の埋込ゲートコンタクト領域、前記埋込ゲート領域、 前記埋込ゲートコンタクト領域及び前記埋込ゲート領域 と埋込ゲートコンタクト領域との間のドリフト層に接す るように設けた第1の導電型のチャネル領域、前記チャ ネル領域の一方の端部に形成した第1の導電型のソース 領域、前記ソース領域に接するように設けたソース電 極、前記ソース領域、チャネル領域及び埋込ゲートコン タクト領域の上に形成されたゲート絶縁膜、前記埋込ゲ ートコンタクト領域に接するように設けた埋込ゲート電 極、及び前記ゲート絶縁膜を介して前記チャネル領域に 対向し、両端部がそれぞれソース領域とゲートコンタク ト領域から離れるように設けたゲート電極を有する。本 発明によれば、埋込ゲート電極を埋込ゲートコンタクト 領域上に設け、かつ埋込ゲートコンタクト領域上のゲー ト絶縁膜を厚くしたので、ゲート絶縁膜に加わる電界が 低くなりゲート絶縁膜が劣化することはない。

【0009】本発明の他の観点の半導体装置は、コレク 夕層として働く第2の導電型の半導体層の上に形成した 低不純物濃度の第1の導電型のドリフト層、前記ドリフ ト層の一方の端部領域に形成した第2の導電型の埋込ゲ ート領域、前記ドリフト層の他方の端部領域に、前記埋 込ゲート領域と所定の間隔を保って形成した第2の導電 型の埋込ゲート領域、前記埋込ゲート領域、前記埋込ゲ ートコンタクト領域の一部分、及び前記埋込ゲート領域 と埋込ゲートコンタクト領域との間のドリフト層に接す るように形成した第1の導電型のチャネル領域、前記チ ャネル領域の一方の端部に形成した第1の導電型のエミ ッタ領域、前記エミッタ領域に接するように設けたエミ ッタ電極、前記エミッタ領域、チャネル領域及び埋込ゲ ートコンタクト領域の上に形成されたゲート絶縁膜、前 記埋込ゲートコンタクト領域に接するように設けた埋込 ゲート電極、及び前記ゲート絶縁膜を介して前記チャネ ル領域に対向するように設けたゲート電極を有する。

[0010]

【発明の実施の形態】以下に、本発明の好適な実施例を 図1から図7を参照して説明する。図1から図7は、本 発明の各実施例の半導体装置の1個のセグメントを示す 断面図であり、大電流を取扱う場合には、このセグメン トを図の左右方向に複数個連結して大容量の半導体装置 を構成することができる。各図において、図示された各 要素の寸法は実際の寸法とは対応していない。

【0011】《第1実施例》図1は、本発明の第1実施 トコンタクト領域近傍のゲート絶縁膜に加わる電界は低 10 例の設計耐電圧5kVのSiC (炭化珪素)電界効果ト ランジスタのセグメントの断面図である。本実施例では セグメントは紙面に垂直な方向に長い帯状であるが、そ の形状は例えば円形や四角形等であってもかまわない。 図1において、下図にドレイン電極21を有する厚さ約 300μmの高不純物濃度n型SiCのドレイン層1の 上に厚さ約50μmの低不純物濃度n型SiCのドリフ ト層2が形成されている。電子流の流出層として働くド レイン層1からドレイン電極21を経て外部へ電子が流 出する。ドリフト層2の図において上方の左側部分及び 右側部分には、所定の間隔を保ってp型SiCの第1の 埋込ゲート領域5及びp型SiCの埋込ゲートコンタク ト領域6がそれぞれ形成されている。埋込ゲート領域 5,埋込ゲートコンタクト領域6及び両者の間のドリフ ト層2の上に、n型SiCのチャネル領域3が形成され ている。埋込ゲート領域5の更に上方の左端部にn型S iCのソース領域4が形成されている。ソース領域4に はソース電極22が設けられている。電子流の流入領域 のソース領域4にはソース電極22を経て外部から電子 が流入する。

> 【0012】埋込ゲートコンタクト領域6に接してp型 SiCのゲートコンタクト領域7が形成され、ゲートコ ンタクト領域7上に埋込ゲート電極26が設けられてい る。埋込ゲートコンタクト領域6とゲートコンタクト領 域7を一体に形成して、第2の埋込ゲート領域としても よいが、本実施例では加工処理の便宜上、第2の埋込ゲ ート領域を埋込ゲートコンタクト領域6とゲートコンタ クト領域7に分けている。ソース領域4、チャネル領域 3及びゲートコンタクト領域7の上に、絶縁物の薄い膜 でゲート絶縁膜11を形成する。ゲート絶縁膜11を介 してチャネル領域3に対向するようにMOSゲート電極 25が設けられている。ゲート絶縁膜11は、MOSゲ ート電極25の電位がチャネル領域3に電界効果を与え るように十分薄く形成する必要があるが、チャネル領域 3に対向していない領域では薄くする必要はない。そこ で本実施例ではゲート絶縁膜11の両端部領域11A、 11日の厚さを他の領域の厚さの2倍以上に厚くしてい る。ゲート絶縁膜11の厚さはn型チャネル領域3の両 端部領域を除いて約0.1μmである。ゲートコンタク ト領域7及びソース領域4の上のゲート絶縁膜11の厚 50 さはチャネル領域3の上の大部分のゲート絶縁膜11の

40

厚さの2倍以上であるのが望ましく、本実施例では約 0.  $5 \mu \text{m}$ であるが、 $1 \mu \text{m}$ 以上であってもよい。ソー ス電極22に接続されているソース領域4の好ましい厚 さは $0.2\mu m$ であるが、 $0.1\mu m$ から $0.4\mu m$ の 範囲にあればよい。埋込ゲート領域5の好ましい厚さは 0.5 μmであるが、0.2 μmから0.8 μmの範囲 にあればよい。チャネル領域3の好ましい厚さは0.4  $\mu$ mであるが0.  $1\mu$ mから0.  $9\mu$ mの範囲にあれば よい。埋込ゲート領域5の左右方向の幅はソース領域4 より3μm程度長いのが望ましいが、1μmから5μm 長くても良い。埋込ゲート領域5と埋込ゲートコンタク ト領域 6 との間の間隔は  $3 \mu$ mが好ましいが、  $2 \mu$ mな いし $5\mu$ mの範囲にあればよい。

【0013】第1実施例の電界効果トランジスタの製作 方法の一例を以下に説明する。ドレイン層1として機能 する10<sup>18</sup>から10<sup>20</sup>atm/cm<sup>3</sup>の高不純物濃 度の窒素を含むn型SiC基板を用意し、この一方の表 面に10<sup>14</sup>から10<sup>16</sup>atm/cm<sup>3</sup>のSiC 低 不純物濃度の窒素を含む n型ドリフト層 2 を気相成長法 等により形成する。次に、ドリフト層2の上のほぼ左半 分の領域に埋込ゲート領域5を形成し、右端部から約3 分の1の領域に埋込ゲートコンタクト領域6を形成す る。埋込ゲート領域5と埋込ゲートコンタクト領域6の 不純物濃度は、10<sup>18</sup>atm/cm<sup>3</sup>程度であり、ド リフト層2へのアルミニウム等のイオン打ち込み等によ り形成する。埋込ゲート領域5,埋込ゲートコンタクト 領域6及びドリフト層2の上に10<sup>14</sup>から10<sup>16</sup>a tm/cm³のSiC低不純物濃度のn型のチャネル領 域3を気相成長法等により形成する。チャネル領域3の 端部において、埋込ゲートコンタクト領域6に接するよ うにp型のゲートコンタクト領域7をアルミニウムのイ オン打ち込み法等により形成する。これにより、ゲート コンタクト領域7は埋込ゲートコンタクト領域6に電気 的に接続される。チャネル領域3の左端部に、1018 から10<sup>2</sup>0atm/cm³の高不純物濃度のn型のソ ース領域4を窒素等のイオン打ち込み法により形成す る。イオン打ち込み後、イオン打ち込み処理により結晶 に発生した欠陥を修復し、元の結晶構造に回復させるた め、1400℃から2000℃の温度で30分程度アニ ールする。

【0014】チャネル領域3、ソース領域4及びp型ゲ ートコンタクト領域7の上にSiOz等の絶縁膜でゲー ト絶縁膜11を形成した後、ゲートコンタクト領域7の 上の端部のSiО₂等の絶縁膜を取り除き、アルミニウ ム等の金属で、ゲートコンタクト領域7に電気的に接続 された埋込ゲート電極26を形成する。また、ソース領 域4の端部のSiO2等絶縁膜を取り除き、アルミニウ ム、ニッケル等の金属膜で、n型ソース領域4に電気的 に接続されたソース電極22を形成する。ゲート絶縁膜 11の両端部領域11A、11Bを気層成長法などによ

り厚くする。次にゲート絶縁膜11の上にMOSゲート 電極25を形成する。さらに、図示を省略したが、セグ メントの奥行き方向(図1の紙面に垂直な方向)の所定 の位置で埋込ゲート領域5の一部分を露出させ、埋込ゲ ート領域5の前記露出部を埋込ゲート電極26に接続す る。埋込ゲート領域5を露出させる代わりに、埋込ゲー ト領域5と埋込ゲートコンタクト領域6とを接続するp 型領域(図示省略)を形成し、このp型領域を埋込ゲー ト電極26に電気的に接続してもよい。最後に、アルミ ニウム、ニッケル等でドレイン層1に接続されたドレイ ン電極21を形成して完成する。なお、埋込ゲート領域 5及び埋込ゲートコンタクト領域6は、ドリフト層2の 内部にイオン打ち込みをして形成してもよい。この場合 チャネル領域3を形成するための工程が省ける。

【0015】本実施例のSiC電界効果トランジスタを オフにするときは、ドレイン電極21の電位がソース電 極22の電位より高い状態で、MOSゲート電極25及 び埋込ゲート電極26と、ソース電極22との間の電位 を0Vにする。その結果、埋込ゲート領域5及び埋込ゲ ートコンタクト領域6と、ドリフト領域2及びチャネル 領域3との接合部からビルトイン電圧に対応した空乏層 が広がり、埋込ゲート領域5と埋込ゲートコンタクト領 域6との間のドリフト層2の領域2A、チャネル領域3 及びドリフト層2内に空乏層が形成される。これにより チャネル領域3をピンチオフ状態にすることができる。 その結果、ソース電極22とドレイン電極21間の電流 が遮断されノーマリオフの状態になる。ドレイン電極 2 1の電位がさらに高くなると、ドレイン電極21から、 ドレイン層1、ドリフト層2、埋込ゲート領域5と埋込 ゲートコンタクト領域6の間の領域2A、チャネル領域 3及びソース領域4を通ってソース電極22にリーク電 流が流れる。この状態で、埋込ゲート電極26をソース 電極22より低い電位にすると、チャネル領域3及び埋 込ゲート領域5と埋込ゲートコンタクト領域6との間の ドリフト層2の領域2A内の広い範囲に空乏層が広が り、その結果としてリーク電流は減少する。

【0016】例えば図8の従来の電界効果半導体装置で は、ゲートコンタクト領域107に接続された埋込ゲー ト電極109にソース電極112の電位に対して20V の逆バイアス電位を印加した場合、ゲート絶縁膜110 の両端部の厚さが薄いため、絶縁膜110の端部の電界 が高くなる。このような状態で、オンオフ動作を長時間 繰り返すと、ゲート絶縁膜110の絶縁性が悪化し、M OSゲート電極108からp型ゲートコンタクト領域1 07へ流れるリーク電流が増加する。その結果、電界効 果トランジスタのオン抵抗が増大し、オン時の損失が増 えるとともに長期の使用における信頼性が低下する。ま たオン時にはMOSゲート電極108に10Vから20 V程度の電圧を印加するので、ソース領域104の上の 50 ゲート絶縁膜110の電界が高くなり、絶縁膜110の . 信頼性が低下する。

【0017】本実施例の電界効果トランジスタでは、ゲ ート絶縁膜11を、ゲートコンタクト領域7の近傍及び n型ソース領域4の近傍で、チャネル領域3の上のゲー ト絶縁膜11の厚さより厚くしている。これにより、M OSゲート電極25の右端部25Aとゲートコンタクト 領域7とが離れ、オフ時に埋込ゲート電極26に逆バイ アス電圧を印加したり、オン時にMOSゲート電極25 に正の電圧を印加した場合でもゲート絶縁膜11の端部 領域の電界は高くならない。すなわち、オン・オフ時に 高い電界が加えられるゲート絶縁膜11の両端部領域の 膜厚を厚くしたことにより、ゲート絶縁膜11の耐絶縁 性が向上するとともに絶縁膜の長期間の使用における信 頼性が向上する。本実施例の、ゲート絶縁膜11の端部 領域の膜厚をチャネル領域3の上のゲート絶縁膜11の 膜厚の2倍程度に厚くしたSiC電界効果トランジスタ の寿命試験をしたところ、従来のものに比べて10倍以 上の期間リーク電流の増加なしで動作させることができ た。

【0018】《第2実施例》図2は本発明の第2実施例 の設計耐電圧5kVのSiC電界効果トランジスタのセ グメントの断面図である。本実施例では、MOSゲート 電極28を、n型ソース領域4の端部近傍からp型埋込 ゲートコンタクト領域6の端部6A近傍までの間を覆う ようにしたことを特徴とする。これにより、MOSゲー ト電極28の右端部28Aはゲートコンタクト領域7か ら離れた位置にある。ゲート絶縁膜31の厚さは、図1 のもののように端部で厚くせず、全面で同じ厚さにして ある。その他の構成は図1に示すものと同じであり、作 製方法も実質的に第1実施例の場合と同様である。本実 施例では、前記のように右端部28Aをゲートコンタク ト領域7から離すことにより、オフ時に埋込ゲート電極 26を逆バイアス電位にしたとき、前記右端部28A近 傍のゲート絶縁膜31に高い電界が印加されることはな く、ゲート絶縁膜31の信頼性が向上する。本実施例で は、MOSゲート電極28の右端部28Aがゲートコン タクト領域7から離れるようにMOSゲート電極28を 小さくしたので、チャネル領域3に対向するMOSゲー ト電極28の面積が小さくなり、電界効果も減少する が、ゲート絶縁膜31の厚さを両端部で厚くしないの で、ゲート絶縁膜31の厚さを増す気相成長法等の工程 が省かれ、製作工程が簡単になる。第2実施例のSiC 電界効果トランジスタについて第1実施例と同様の寿命 試験をしたところ、ゲート絶縁膜31は従来のものに比 べて10倍以上の期間にわたり劣化せずリーク電流の増 加などは生じなかった。

【0019】《第3実施例》図3は本発明の第3実施例の設計耐電圧5kVのSiC電界効果トランジスタのセグメントの断面図である。本実施例の電界効果トランジスタを図1に示す第1実施例の電界効果トランジスタと 50

比べると、本実施例のものでは図1に示すp型ゲートコンタクト領域7を設けていない。本実施例では、埋込ゲートコンタクト領域6の近傍のn型チャネル領域3を斜面12を形成するように除去する。斜面12を含むチャネル領域3と埋込ゲートコンタクト領域6の上に絶縁膜41を形成する。絶縁膜41の埋込ゲートコンタクト領域6に接する部分41Aは他の部分より厚くなされている。絶縁膜41の上にMOSゲート電極35を形成する。その他の構成は図1に示す第1実施例のものと同じである。

【0020】本実施例の電界効果トランジスタでは、p 型埋込ゲートコンタクト領域6上のゲート絶縁膜41A を厚くしているので、オフ時に埋込ゲート電極26に逆 バイアス電圧を印加してもゲート絶縁膜41Aの近傍の 電界はあまり高くならない。従ってゲート絶縁膜41の 信頼性が向上する。第1実施例では、p型ゲートコンタ クト領域7をイオン打ち込み法により形成するために欠 陥が生じる。その欠陥を修復し、元の結晶状態に回復さ せるために1300℃から2000℃の高温下でアニー ルする必要があった。このアニールにより電流通路とな る n型チャネル領域 3 とゲート絶縁膜 4 1 の境界面が荒 れる。その結果オン時にチャネル領域3を電子が進むと きこの境界面の荒れにより電子が散乱し抵抗が高くな る。しかし、本実施例では、p型ゲートコンタクト領域 7を形成しないために、n型チャネル領域3の形成後に 高温アニールを必要としない。従ってn型チャネル領域 3とゲート絶縁膜41の境界面の荒れを引き起こすこと なく、低いオン抵抗の電界効果トランジスタを実現でき る。第1実施例のものではオン抵抗は $150m\Omegacm^2$ であったが、本実施例のものでは、 $110m\Omega cm^2$ と なり大幅に低減した。耐電圧は5.2kVであった。図 3では、MOSゲート電極35はゲート絶縁膜41を介 して斜面12の側面及び埋込ゲートコンタクト領域6に 対向する絶縁膜41Aの面にまで設けられているが、斜 面12と絶縁膜41Aの面にはMOSゲート電極35を 設けなくても同様の効果が得られる。

【0021】《第4実施例》図4は本発明の第4実施例の設計耐電圧5kVのSiC(炭化珪素)電界効果トランジスタのセグメントの断面図である。第4実施例では、前記図3の第3実施例のものと同様に埋込ゲートコンタクト領域6の近傍のチャネル領域3の端部に斜面12を形成する。ソース電極22を除くソース領域4,チャネル領域3の上面及び斜面12にゲート絶縁膜41を形成する。ゲート絶縁膜41の上にMOSゲート電極35を、その右側の端部が埋込ゲートコンタクト領域6と埋込ゲート電極26に接するように形成する。その他の構成は前記第3実施例のものと同じである。本実施例の構成では、埋込ゲート電極26とMOSゲート電極35が電気的に接続されている。従ってオフ時に埋込ゲート電極26に逆バイアス電圧を与えて耐電圧を高くして

も、MOSゲート電極35と埋込ゲート電極26が同電 位であるために、埋込ゲートコンタクト領域6の近傍の ゲート絶縁膜41に加わる電界は低い。したがって、ゲ ート絶縁膜41は劣化することなく高い信頼性を維持で きる。また、MOSゲート電極35と埋込ゲート電極2 6が接触しているので、第3実施例のものに比べてセグ メントの幅を狭くすることができるとともにオン抵抗を 低くすることができる。

【0022】《第5実施例》図5は本発明の第5実施例 の設計耐電圧5kVのSiC(炭化珪素)電界効果トラ ンジスタのセグメントの断面図である。本実施例では、 n型チャネル領域3を形成した後、その右端部をエッチ ングにより斜面12及び面36Aを形成するように除去 する。次に斜面12及び面36Aにアルミニウム(又は ホウ素)のイオン打込みにより、p型の埋込ゲートコン タクト領域36を形成する。ソース領域4のソース電極 22を除く部分、チャネル領域3及び埋込ゲートコンタ クト領域36の端面36Bにゲート絶縁膜51を形成す る。ゲート絶縁膜51の上に、その両端部を除いてMO Sゲート電極25を形成する。その他の構成は第4実施 例のものと同様である。本実施例では、MOSゲート電 極25を埋込ゲートコンタクト領域36の近傍に形成し ていないので、オフ時には空乏層が、埋込ゲート領域5 及び、斜面12と面36Aに形成された埋込ゲートコン タクト領域36と、チャネル領域3及びドリフト層との 接合からチャネル領域3及びドリフト層2内に広がる。 これによりチャネル領域3及びドリフト層2がピンチオ フ状態になり電流を遮断する。空乏層は斜面12の部分 のp型埋込ゲートコンタクト領域36とチャネル領域3 との接合からも広がるため、前記の各実施のものよりも 高耐圧化が図れる。第3実施例のものでは耐電圧は5. 2kVであったが、本実施例のものでは耐電圧は6.1 kVに向上した。

【0023】《第6実施例》図6は本発明の第6実施例 の設計耐電圧5kVのSiC電界効果トランジスタのセ グメントの断面図である。本実施例では、p型の埋込ゲ ートコンタクト領域6とp型の埋込ゲート領域5の間に 少なくとも1つのp型領域10を形成している。p型領 域10は複数設けてもよい。p型領域10は図示を省略 した接続体により、埋込ゲート電極26に電気的に接続 されている。図4に示す第4実施例のものと同様に、n 型チャネル領域3の右端部に斜面12を形成している が、斜面12にはゲート絶縁膜11及びMOSゲート電 極25を形成していない。その他の構成は前記第4実施 例のものと同じである。

【0024】本実施例の電界効果トランジスタのオフ時 には、埋込ゲート領域5,埋込ゲートコンタクト領域6 及びp型領域10と、ドリフト層2との各接合部から、 埋込ゲート領域5、埋込ゲートコンタクト領域6及びp 型領域10のそれぞれの間に空乏層が広がる。この空乏 50 に、本発明によれば、埋込ゲート領域を有するMOS構

層により電流が遮断されるため、高耐圧化が図れる。オ ン時には、埋込ゲート領域5とp型領域10との間、p 型領域10とp型埋込ゲートコンタクト領域6との間が 電流路となるので、電流が分散して流れ、オン抵抗を低 滅できる。本実施例の電界効果トランジスタの具体例で は、耐電圧 6.5 k V、オン抵抗は 7 0 m Ω c m <sup>2</sup> であ った。従来例の同程度の大きさの電界効果トランジスタ と比べ、耐電圧が約30%上昇し、オン抵抗は約20% 減少した。図6の構成ではMOSゲート電極25がゲー ト絶縁膜11を介してn型チャネル領域3上面のみに形 成されているが、図3及び図4と同様に、斜面12及び 埋込ゲートコンタクト領域6の上面にもゲート絶縁膜1 1を介してMOSゲート電極25を設けても同様の効果 を得ることができる。

【0025】《第7実施例》図7は本発明の第7実施例 の耐電圧5kVのSiC(炭化珪素)IGBTの断面図 である。本実施例では、第3実施例の図3におけるn型 のドレイン層1の代わりにコレクタ電極23を有し、電 子の外部への流出層として働くp型のコレクタ層8を設 けている。また図3のソース領域4の代わりに、エミッ タ電極24を有し、外部からの電子の流入層となるエミ ッタ領域9を有する。その他の構成は図3のものと同じ である。本実施例によれば、オン時にコレクタ層8から ドリフト層 2 に少数キャリアであるホールが注入され る。これにより、ドリフト層2及びチャネル領域3内で は電子による電気伝導に加えてホールも電気伝導に寄与 するため伝導度変調を生じ、大幅なオン抵抗の低減が図 れる。本実施例のものでは、耐電圧は第3実施例のもの の5.3kVと変わらないが、pn接合のビルトイン電 圧以上で、オン抵抗は $7 m \Omega c m^2$ と大幅に低くなっ た。また、埋込ゲート電極26にpn接合のビルトイン 電圧以上の電圧例えば2.8 Vを印加すると、埋込ゲー トコンタクト領域6及び埋込ゲート領域5からもチャネ ル領域3にホールが注入される。その結果さらにオン抵 抗が低下し、本実施例の具体例ではオン抵抗は5mΩc m²であった。

【0026】本発明は上記の各実施例に限定されるもの ではなく、さらに多くの適用範囲あるいは派生構造をカ バーするものである。前記各実施例では、SiCを用い た半導体装置を例に挙げて述べたが、本発明は、ダイヤ モンド、ガリウムナイトライドなどの他のワイドギャッ プ半導体材料を用いた半導体装置に有効に適用できる。 前記第1ないし第7実施例では、ドリフト層2がn型の 半導体装置の場合について述べたが、ドリフト層 2 が p 型の素子の場合には、他の要素のn型領域をp型領域 に、p型領域をn型領域に置き変えることにより、本発 明の構成を適用できる。

## [0027]

【発明の効果】以上の各実施例で詳細に説明したよう

造の電界効果半導体装置において、埋込ゲートコンタクト領域近傍のゲート絶縁膜を厚くすることにより、その領域近傍の絶縁膜に加わる電界を緩和することができ、絶縁膜の劣化を防ぎ半導体装置の信頼性の向上を図ることができる。また、ゲートコンタクト領域を形成せずに、埋込ゲート用電極を直接埋込ゲートコンタクト領域上に形成したものでは、埋込ゲートコンタクト領域近傍の絶縁膜に加わる電界は低く、絶縁膜の劣化が避けられる。その結果半導体装置の大幅な信頼性の向上を図ることができる。この場合にはゲートコンタクト領域を形成 10しないために、アニール処理を必要とせず、絶縁膜と半導体との界面を荒らすおそれがない。

## 【図面の簡単な説明】

【図1】本発明の第1実施例の電界効果トランジスタの 断面図

【図2】本発明の第2実施例の電界効果トランジスタの 断面図

【図3】本発明の第3実施例の電界効果トランジスタの 断面図

【図4】本発明の第4実施例の電界効果トランジスタの 20 断面図

【図5】本発明の第5実施例の電界効果トランジスタの 断面図

【図6】本発明の第6実施例の電界効果トランジスタの 断面図

【図7】本発明の第7実施例のIGBTの断面図

【図8】従来の電界効果半導体装置の断面図

## 【符号の説明】

1 ドレイン層

2 ドリフト層

2 A 領域

3 チャネル領域

4 ソース領域

5 埋込ゲート領域

6、36 埋込ゲートコンタクト領域

7 ゲートコンタクト領域

8 コレクタ層

9 エミッタ領域

10 p型領域

11、31、41、51 ゲート絶縁膜

12 斜面

21 ドレイン電極

22 ソース電極

23 コレクタ電極

24 エミッタ電極

25、28、35 MOSゲート電極

25A 端部

26 埋込ゲート電極

36A 面

36B 端面

0 101 ドレイン層

102 ドリフト層

103 チャネル領域

104 ソース領域

105 埋込ゲート領域

106 埋込ゲートコンタクト領域

107 ゲートコンタクト領域

108 MOSゲート電極


109 埋込ゲート電極

110 ゲート絶縁膜


30 111 ドレイン電極

112 ソース電極


## 【図1】




[図2]




[図3]





【図4】




【図5】







[図8]



## 【手続補正書】

【提出日】平成14年5月9日(2002.5.9) 【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項15

【補正方法】変更

【補正内容】

【請求項15】 コレクタ層として働く第2の導電型の 半導体層に形成した低不純物濃度の第1の導電型のドリ フト層、

前記ドリフト層の一方の端部領域に形成した第2の導電型の埋込ゲート領域、

前記ドリフト層の他方の端部領域に、前記埋込ゲート領

域と所定の間隔を保って形成した第2の導電型の埋込ゲート<u>コンタクト</u>領域、

前記埋込ゲート領域、前記埋込ゲートコンタクト領域の一部分、及び前記埋込ゲート領域と埋込ゲートコンタクト領域との間のドリフト層に接するように形成した第1の導電型のチャネル領域、

前記チャネル領域の一方の端部に形成した第1の導電型 のエミッタ領域、

前記エミッタ領域に接するように設けたエミッタ電極、 前記エミッタ領域、チャネル領域及び埋込ゲートコンタ クト領域の上に形成されたゲート絶縁膜、

前記埋込ゲートコンタクト領域に接するように設けた埋

込ゲート電極、及び前記ゲート絶縁膜を介して前記チャネル領域に対向するように設けたゲート電極を有する半

導体装置。